Paper

(In Japanese) A 4.6μm, 512×512, Ultra-Low Power Stacked Digital Pixel Sensor with Triple Quantization and 127dB Dynamic Range

2021 March

Authors Toshiyuki Isozaki†, Kazuya Mori†, Rimon Ikeno†, Masayuki Uno†, Ken Miyauchi†, Isao Takayanagi†, Junichi Nakamura†, Lyle Bainbridge‡, Andrew Berkovich‡, Song Chen‡, Wei Gao‡, Tsung-Hsun Tsai‡ and Chiao Liu‡,

映像情報メディア学会 情報センシング研究会

本稿では画素ピッチ4.6μm、有効画素数512×512を持つ積層型グローバルシャッタデジタルピクセルセンサ(DPS) について報告する。45nm/65nm積層プロセスを用い、上層は電荷-電圧変換ゲイン切り替え機能を有するBSI画素アレイ、下層ロジック層は1つの画素に対してADC回路と10bit SRAMを含む1.2V CMOS回路から成る構成である。ダイナミックレンジ拡大のため新たにtime-to-saturation (TTS) 量子化 modeとGainの異なる2回のlinear ADC modeを結合したトリプル量子化(3Q)方式を考案した。この方式においては単一露光動作でかつ各modeの繋ぎ点における信号の不連続を回避できる。低電圧駆動と3Q方式の導入により低消費電力5.75mW (at 30fps)と広ダイナミックレンジ127dBとの両立を実現した。